系統公告
udn family:聯合新聞網讀書吧閱讀頻道U利點數 : 0 點

新電子科技雜誌

2020/9月號 第414期

0人評分0.0

  • 97 次

    瀏覽數

  • 0 人

    收藏

半導體線寬/線徑的微縮遭遇技術挑戰,晶片或裸晶的整合成為推升半導體效能的另外一個手段,立體堆疊與異質整合(Heterogeneous Integration)則是封測技術發展的核心要項。透過封裝技術的發展讓晶片效能改善得以維持摩爾定律的推進,從早期的系統級封裝(SiP)到晶圓級封裝、3D堆疊等同質整合技術,到近期小晶片(Chiplet)設計帶動的封裝發展都具有高度潛力。半導體製程越來越成熟,要將一個SoC裡面的所有電路都用相同製程或材料進行整合,「卡關」可能性相對提高,將一顆SoC切割成多顆小晶片(Chiplet),再藉由先進封裝技術完成整合,以便在晶片面積、生產良率與效能之間取得更好的平衡,已經成為許多高階晶片所採用的做法。但設計理念的轉變,也為設計工具及模擬工具帶來更艱鉅的挑戰。


於1986年創刊,以台灣資訊電子上下游產業的訊息橋樑自居,提供國際與國內電子產業重點資訊,以利產業界人士掌握自有競爭力。徹底執行各專欄內容品質,透過讀者回函瞭解讀者意見,調整方向以專業豐富的內容建立特色;定期舉辦研討會、座談會、透過產業廠商的參與度,樹立專業形象;透過網際網路豐富資訊的提供,資訊擴及華人世界。
最新文章 2020-09-04

完整目錄


上架時間:2020-09-04

分級:

評論

+評論規範

發佈評論,請遵守以下「讀創故事」評論規範,讓所有讀者及創作者皆可擁有一個充滿樂趣且安全的互動空間,並保障所有人有更好的閱讀體驗。

  • 請勿散佈不實言論、詆毀他人名譽或佯裝他人身分。
  • 請勿複製並發佈他人的素材、商標、智慧財產或未經事前授權的商業行為。
  • 請勿發佈冒犯、猥褻、謾罵言詞,評論不應流於騷擾、謾罵或威脅他人生命財產安全及令人不悅之內容。
  • 請勿發佈病毒或其他惡意程式,致使他人產生使用困擾。
  • 為維護隱私權,請勿發佈您或他人的個人隱私或機密資訊,例如郵寄地址、身份證件號碼、電子郵件地址或連結及任何其他未公開的資訊。
  • 請遵守以上評論規範,避免違反「讀創故事」相關條款。

評論功能需要登入會員才能使用,請先登入。

keyboard_arrow_up
close